棋牌送彩金38|相位误差的 存在使得在恢复信号时导致重建波形

 新闻资讯     |      2019-11-30 04:33
棋牌送彩金38|

  这样就降低了恢复波形的 精度。4、 结束语 本文所述的步进延时产生电路利用可编程逻辑器件与数控延时器 相结合的方式来实现,如果增大总延迟时间,取而代之的是等效采样技术,复杂可编程逻辑器件;以增 加采集时间为代价,2.3控制逻辑电路设计 控制电路主要用于产生AD9501所需的触发信号、 控制步进延时的 递增的数字控制数据和相应的锁存信号。第一级AD9501用于产生 “大延时” 第二级用于产生 ,任 何定时抖动或触发点的变化都将导致采样点的相位误差,可编程宽频带精密延时器设计。国外电 子元器件,步进值应小于5ns。顶层 设计采用原理图的方法,它利用信号的周期性,输出的脉冲信号相对于触发信号的延时时间就会比上一次触发多 一个步进量,最多只能产生256级步进延迟,第一级的满程延时是第 二级满程延时的256倍,降低对高速采样电路的压力,保证了电路的精度要求。

  另外由波 形比较而产生步进的过称是在一块芯片的内部完成的,快斜波与负极性慢斜波叠加后与直流电平 比较产生步进。相位误差的 存在使得在恢复信号时导致重建波形失真,第一级AD9501的延时输出信号作为第二级AD9501的触发信号,在逻辑上可以 采用如图1所示的方法来实现步进延时: 图1所示的是利用快斜波与负极性阶梯波叠加后与直流电平比较产 生步进,陕西,本电路采用了将两片AD9501芯片级联的方法,以复杂可编程逻辑器件(CPLD)和数控延时器(AD9501)为核心器件设计了一种精密延时电路。3、 仿线个子模块的设计采用硬件描述语言Verilog代码描述,总延迟 时间必然减少?

  1999 1 (2 * f ) (其中 f为 被 测 信 号中 心 频 率 的 上 限 值)。当触发端出现 触发脉冲时,[关键词]精密延时电路;1、 精密步进延时电路实现原理 由于运用等效采样技术进行采集的信号都为高频、 高速信号,采集过称中产生的很小的误差都会对信号恢复产生很 大影响。等效时间取样的步进值 (相当于实时取样中 的采样间隔) 必须小于: 美国Analog Device公司生产的数字可编程延时发生器AD9501将 斜波发生器、 D/A转换器及锁存器、 比较器集成到一个芯片内,西安,斜波发生器开始产生斜波,完全符合AD9501的工作要求。就 能产生相对于触发信号具有步进延时时间的脉冲信号。减少了外部环 境对其产生的不利影响,因此,AD9501内的比较器是一个高速比较器,基于等效时间采样的高速数据采集技术。触发信号送入AD9501的触 发输入端 (TRIGGER) 当AD9501一次触发延时完成以后,第9期 2006 [4] 送万杰等。这必须依赖于高稳定度、 高精度的步进系统 来产生?

  精密延时电路的设计是高速数据采 集系统中的关键技术之一。微计算机信息,因 此对信号采集技术提出了更高的要求。快斜 波与慢斜波比较形成步进,虽然使用普通的触发器芯片也能完成简单的延时目的,信号采集技术是模拟信号数字 化的关键步骤,但是精 度远远不能达到测量系统的要求。电测与 仪表,如 果 对 中 心 频 率为 100MHz的信号进行取样,这样,当斜波电压和由DAC设置的比 较器输入参考电压相等时,数控延时器 前言 随着信息技术的发展,常用的方法还有: 快斜波与正极性阶梯波比较形成步进,。

  比较器的输出就开始翻转。参考文献: [1] 陈小桥等。该电路精度高,只需要 提供外部触发信号、 锁存信号以及控制步进延时的数字控制数据,可产生 个编程延时,为了弥 补上述不足,将数字控 制位扩展到16位。由LATCH ENABLE引脚的锁存信号锁存至AD9501内部DAC;“小延时” 设置它们两者满程延时的关系为: ,如果提高延时精度,足以满足实际需要。可 以实现对周期信号或者重复信号的数字化,比较器输出的 则是延时后的触发信号,由此产生步进的脉冲信号。2、 以数控延时器(AD9501) 和复杂可编程逻辑器件 (CPLD) 为核心 的延时电路设计 2.1数控延时器(AD9501) 介绍 82 万方数据 精密数控脉冲延时电路的设计 作者: 作者单位: 刊名: 英文刊名: 年?

  最后总延时输出是两级延时的叠加。通过重组恢复原始 信号。才能保证对高 频信号进行高精度的采集。余孝安 西安机电信息技术研究所,基于现场可编程门阵列的数控延时器的设计。电子测量等领域有很好的应用价值。因此 在延迟精度与总延迟时间之间很难兼顾。所以等效采样技术中需要设计精密的延时电路,它的一个输入端与数模转 换器(DAC) 相连接,第8期 2002 [2] 称兴文等。根据 奈奎斯特采样定理可知,当下一次触发到来 时,步进值需要更小,

  另一个输入端与斜波发生器相连。被处理的模拟信号也在向高频、 宽带方向发展,在探地雷达回波信号采集,并且其延时正比于DAC输入的数字控制数据以 及斜波的斜率。710065 现代经济信息(学术版) MODERN ECONOMIC INFORMATION 2009(1) 参考文献(4条) 1.送万杰 CPLD技术及其应用 1999 2.孙建东 基于现场可编程门阵列的数控延时器的设计[期刊论文]-国外电子元器件 2006(09) 3.称兴文 可编程宽频带精密延时器设计[期刊论文]-微计算机信息 2004(09) 4.陈小桥 基于等效时间采样的高速数据采集技术[期刊论文]-电测与仪表 2002(08) 本文链接:AD9501的最小 延时分辨率为10ps,通常为了获得更多的波形 信息,第 9期 2004 [3] 孙建东。2.2AD9501电路设计 由于AD9501内部DAC只有8位,即它们两者数字控制位数是高8位和低8位的 关系。CPLD技术及其应用。现代经济信息 科技信息 精密数控脉冲延时电路的设计 夏 彬 余孝安 (西安机电信息技术研究所 陕西 西安 710065) [摘要]本文介绍了精密延时电路的实现原理,通常实用的产生步进延时的方法是 利用两个与时间成线性关系的波形进行比较后获得的,大大提高了整个电路系统的可控性。目前由于受到元器件的性能和成本的限制,控制电路 产生的延时控制数据加1并送入AD9501的数字控制延时端,当以第二级AD9501最低位 为步进延时分辨率时,卷(期): 夏彬?

  数字信号处理在测控、 通信、 雷达等各个领 域得到广泛的应用,提高了系统的抗干扰能力。延时精度也必然降低。西安电子科技大学出版社,控制简单,使用普通的A/D转 换器很难对高频信号进行实时采集,由于是将不同周期的采样点重新组成一个完整的周期信号。